✨︎ Resumen (TL;DR):
- TSMC iniciará la producción de prueba de su nodo A10 de categoría sub-1 nm en 2029.
- La compañía invierte $49,000 millones de dólares en Taiwán para desarrollar primero el nodo A14 de 1.4 nm.
- Apple planea omitir la generación de 1.6 nm para asegurar una ventaja técnica con la adopción directa de la tecnología de 1.4 nm.
TSMC iniciará la producción de prueba de su tecnología de proceso A10 de categoría sub-1 nm en 2029, apuntando a la fabricación en masa comercial para 2030. Apple se posiciona como el cliente principal para estrenar este nodo en sus futuros iPhone y Mac, marcando el siguiente paso en la evolución del hardware.
Antes de llegar a ese punto, la compañía desarrolla su infraestructura inmediata para el nodo A14 de 1.4 nm. La construcción de la planta Fab 25 en Taiwán exige una inversión de $49,000 millones de dólares, con la producción de riesgo programada para finales de 2027 y escala completa en la segunda mitad de 2028.
Este nodo A14 entregará un aumento de 15% en rendimiento y reducirá el consumo energético hasta en un 30% frente a la arquitectura N2 actual. Los reportes indican que Apple saltará por completo la generación A16 de 1.6 nm —cuyo cliente principal proyectado es Nvidia— para migrar directamente al A14 y sacar un nodo completo de ventaja sobre sus competidores.
La carrera global por la barrera del nanómetro
TSMC compite contra calendarios de producción agresivos. La firma japonesa Rapidus y Samsung proyectan la fabricación en masa de chips de 1 nm para 2029. Por su parte, Intel busca lanzar su tecnología de 1.4 nm hacia 2028.
A pesar de la presión, TSMC cerró 2024 con un 64% de participación en el mercado global de fundiciones. Su margen de rendimiento operativo en el proceso N2 ronda del 65% al 75%, superando el 55% estimado para la versión equivalente SF2 de Samsung.
Técnicamente, el concepto A10 es un esquema de escalado equivalente que optimiza la arquitectura de transistores y la entrega de energía en lugar de una reducción literal de tamaño. TSMC integrará 200 mil millones de transistores en un solo chip y proyecta alcanzar el billón de transistores por empaque bajo formatos chiplet.
Para concretar estas cifras de densidad, la compañía implementará la maquinaria de litografía High-NA EUV de ASML por primera vez a gran escala durante la fase de producción de este nodo.
Fuentes: 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31, 32, 33, 34, 35, 36, 37
