✨︎ Resumen (TL;DR):
- IBM alcanzó el nodo de 0.7 nanómetros apilando transistores en tres dimensiones con su tecnología NanoStack.
- El nuevo diseño duplica la densidad de transistores y promete un 50% más de rendimiento o un 70% de ahorro energético.
- La tecnología podría reducir el entrenamiento de modelos de inteligencia artificial de meses a solo unas semanas.
IBM presentó este 25 de junio de 2026 la primera tecnología de chips del mundo por debajo de un nanómetro, un avance en el nodo de 0.7 nanómetros diseñado para resolver las altas demandas de procesamiento y energía de la inteligencia artificial.
La empresa estadounidense logró meter casi 100,000 millones de transistores en una pieza de silicio del tamaño de una uña. Esta densidad es casi el doble de lo registrado en su anterior desarrollo de 2 nanómetros presentado en 2021.
Este desarrollo, realizado en su centro de Yorktown Heights en Nueva York, desafía la creencia generalizada de que la miniaturización de componentes había llegado a un límite físico insuperable. Con este diseño, la empresa asegura que la industria tiene garantizada una década más de evolución.
“El más reciente avance de IBM en chips marca un momento decisivo para la computación, al empujar la tecnología más allá de la era del nanómetro, hasta la escala de los átomos. Con nuestra nueva arquitectura NanoStack no solo fabricamos transistores más pequeños: reinventamos la forma en que se construyen los chips para entregar una potencia y una eficiencia energética muchísimo mayores. Esta innovación, la primera de su tipo en la industria, continúa el legado de IBM como líder en tecnologías de próxima generación y sienta las bases para la próxima era de la computación.” declaró Jay Gambetta, director de IBM Research.
NanoStack y la realidad detrás de los 0.7 nanómetros
NanoStack es un diseño tridimensional de transistores que apila láminas de silicio de forma vertical para multiplicar la densidad sin ocupar más espacio físico horizontal. Esta estructura de nanosheets en 3D permite emplear distintos materiales en cada capa para optimizar de manera independiente el rendimiento y la energía de cada sección.
Sin embargo, el término “0.7 nanómetros” no representa una medida física real. Como explica el analista especializado Ian Cutress, los nombres de los nodos actuales sirven como etiquetas comerciales para identificar una generación de fabricación, no la distancia exacta entre componentes.
La métrica de valor real en esta tecnología es la densidad. El diseño NanoStack alcanza más de 500 millones de transistores por milímetro cuadrado, superando por mucho los rangos de entre 270 y 330 millones de transistores de la generación de 2 nanómetros.
El desarrollo de IBM reporta las siguientes métricas técnicas:
- Un aumento de hasta 50% en el rendimiento o una reducción del 70% en el consumo de energía en comparación con su tecnología de 2 nanómetros.
- Una reducción del 40% en el tamaño de la celda de memoria SRAM, resolviendo un estancamiento de diseño que duraba más de diez años.
- Validación funcional en laboratorios mediante un proceso de unión dieléctrica ultrafina y un inversor CMOS operativo.
El objetivo principal es acelerar la inteligencia artificial
El verdadero propósito de este silicio no es llegar a celulares más delgados, sino responder al consumo de cómputo de la IA. IBM calcula que los aceleradores actuales de IA alcanzan unos 1,500 TOPS (billones de operaciones por segundo), mientras que un chip de 7 angstroms podría elevar esa cifra hasta los 7,000 TOPS.
Esta diferencia de potencia permitiría que el entrenamiento de modelos de lenguaje de gran escala baje de un promedio de tres meses a solo dos semanas. La clave de este salto está en la memoria SRAM optimizada, que disminuye el cuello de botella tradicional al mover datos entre los transistores con mayor velocidad.
El camino de cinco años hacia la producción masiva
Aunque IBM planea llevar esta tecnología a las fábricas en un periodo aproximado de cinco años, la producción comercial enfrenta retos importantes. El acoplamiento entre obleas de silicio debe volverse completamente confiable en las líneas de producción, además de resolverse problemas térmicos y de distribución de energía en estructuras de transistores verticales.
Debido a los altos costos iniciales, se espera que los primeros beneficiados no sean procesadores de computadoras comerciales, sino pequeños chiplets especializados en tareas de inteligencia artificial o componentes para smartphones de gama alta.
IBM no produce estos procesadores por sí misma. Su modelo de negocio se basa en licenciar estos desarrollos a socios como la firma japonesa Rapidus. Actualmente, la compañía colabora con socios como Lam Research, Tokyo Electron, SCREEN y ASML en su centro de Albany, Nueva York, para refinar el proceso con herramientas avanzadas de litografía High-NA EUV, aunque este primer prototipo funcional se construyó sin necesidad de esa maquinaria.
Este avance reaviva el debate sobre la Ley de Moore. Mientras algunas figuras de la industria consideran que duplicar la densidad de transistores ya es imposible, este desarrollo demuestra que, mediante el apilamiento tridimensional, el silicio aún tiene margen para seguir evolucionando.
