✨︎ Resumen (TL;DR):
- ASML, TSMC e Imec integraron transistores de materiales bidimensionales en obleas industriales de 300 mm.
- Los socios alcanzaron una distancia entre contactos de apenas 50 nanómetros usando litografía ultravioleta extrema.
- La demostración abre el camino para producir comercialmente chips más potentes más allá del silicio tradicional.
ASML, TSMC e Imec lograron integrar transistores de materiales bidimensionales (2D) en obleas estándar de 300 mm, alcanzando distancias de contacto de 50 nanómetros. Este avance, presentado en el Simposio sobre Tecnología y Circuitos VLSI 2026 en Hawái, demuestra la viabilidad de usar litografía ultravioleta extrema (EUV) para fabricar chips post-silicio en líneas de producción industriales.
Los materiales bidimensionales son compuestos químicos estructurados en capas de un solo átomo de espesor que sustituyen al silicio en los canales de los transistores para ofrecer un mejor control electrostático a escala subnanométrica. Hasta ahora, el mayor obstáculo de la industria era trasladar los resultados de laboratorio a obleas de tamaño de producción usando equipos comerciales.
La colaboración produjo transistores tipo N y tipo P fabricados lado a lado en la misma oblea de silicio. Para ello, los ingenieros utilizaron canales de dicalcogenuros de metales de transición, específicamente disulfuro de molibdeno para NMOS y diselenuro de tungsteno para PMOS.
Los dispositivos alcanzaron anchos activos de hasta 75 nanómetros y un espesor de óxido equivalente a 2 nanómetros. El proceso de integración quasi-CMOS se realizó mediante un método de transferencia de matriz que colocó ambos materiales de canal sobre un único sustrato.
Según el comunicado oficial de Imec, esta investigación “acerca los transistores de materiales 2D listos para la industria” al combinar la capacidad de grabado de ASML, el conocimiento de manufactura de TSMC y la línea piloto de Imec.
El camino hacia la producción masiva de chips
Este desarrollo se apoya en los resultados presentados a finales de 2025 en el IEDM, donde Imec y TSMC mostraron transistores tipo P con corrientes de conducción de 690 microamperios por micrómetro, trabajando junto con procesos compatibles desarrollados con Intel.
El anuncio llega en un momento de fuerte competencia tecnológica. En el mismo simposio de Hawái, Samsung exhibió su arquitectura CFET, Intel detalló mejoras en su nodo 18A y TSMC dio detalles de su plataforma A16 con entrega de energía trasera, programada para finales de 2026.
Aunque el desarrollo de los transistores de materiales 2D requiere más tiempo de desarrollo en comparación con otras tecnologías, este logro confirma que el ecosistema de herramientas, materiales y técnicas de integración necesarios para la próxima transición de manufactura ya toma forma real.
