✨︎ Resumen (TL;DR):
- TSMC presentó su hoja de ruta de hardware con las nuevas arquitecturas A13, A12 y N2U.
- La empresa taiwanesa descartó comprar los equipos High-NA EUV de ASML, valuados en 380 millones de dólares.
- La decisión causó una caída del 3.7% en las acciones de ASML, alterando las proyecciones financieras del sector.
TSMC aprovechó su North America Technology Symposium en California para revelar su nueva generación de procesadores, destacando el nodo A13. Sin embargo, el movimiento de mayor peso industrial fue su confirmación de que no necesita la maquinaria de litografía extrema de próxima generación (High-NA) fabricada por la compañía holandesa ASML.
El gigante asiático justificó que continuará escalando su tecnología sin recurrir a estos equipos durante los próximos años, ignorando temporalmente un producto que exige una inversión aproximada de 380 millones de dólares por unidad.
La postura técnica tuvo un efecto financiero inmediato. Las acciones de ASML cayeron un 3.7% el miércoles tras asimilarse el impacto de perder a corto plazo al fabricante que domina más de la mitad de la producción mundial de chips avanzados.
Kevin Zhang, vicepresidente senior de desarrollo de negocios de TSMC, defendió la estrategia del equipo de investigación. “Siguen encontrando una forma de impulsar el escalado de tecnología sin usar high-NA”, afirmó ante la prensa.
“Algún día puede que tengan que usarla, pero en este momento, dada la tecnología, con A14 y A13, seguimos siendo capaces de aprovechar los beneficios del EUV actual, y no tener que pasar a high-NA, que es muy cara”, detalló el directivo.
El empaquetado avanzado supera a la litografía
Para sostener las exigencias de rendimiento de la inteligencia artificial, TSMC presentó su nueva ruta de fabricación:
- Nodo A13: Reducción directa de la arquitectura A14 con un ahorro de área del 6% y compatibilidad total. Entrará en producción en 2029.
- Plataforma N2U: Derivada de los 2nm, ofrece mejoras de velocidad del 3 al 4% o reducciones de consumo del 8 al 10% para 2028.
- Nodo A12: Modificación del A14 con suministro de energía por la parte posterior, proyectado para 2029.
En lugar de hardware externo, la empresa integrará la tecnología CoWoS. Actualmente producen empaques de 5.5 retículas y planean escalar a versiones de 14 retículas para 2028, integrando hasta 10 grandes matrices de cálculo y 20 pilas de memoria HBM. Para 2029, esperan consolidar un sistema sobre oblea de 40 retículas.
Advanced packaging es un método de fabricación que integra varios chips individuales en un solo paquete o sustrato para aumentar dramáticamente la densidad y el rendimiento.
Dan Hutcheson, vicepresidente de TechInsights, explicó el cambio a la publicación EE Times: “El empaquetado avanzado está desplazando a la litografía como el principal facilitador de ganancias de densidad”.
La decisión de TSMC reduce el mercado inmediato de ASML, aunque clientes como Intel ya adoptaron el sistema. Los pronósticos apuntan a que el estándar High-NA podría ser adoptado finalmente por la firma asiática con su nodo sub-1nm “A10”, previsto para fase de pruebas a finales de esta década.
